Processeurs En Ligne

Processeur Risc

Pour un niveau donné de performance générale, une puce RISC ont en général beaucoup moins de transistors dédiés à la logique de base qui à l'origine a permis aux concepteurs d'augmenter la taille de l'ensemble de registres internes et augmenter dessins parallelism.RISC sont également plus susceptibles de figurer une mémoire Harvard modèle, où le flux d'instructions et le flux de données sont conceptuellement séparés, ce qui signifie que la modification de la mémoire où le code est détenu pourrait ne pas avoir d'effet sur les instructions exécutées par le processeur (parce que le CPU a une instruction séparée et cache de données), à au moins jusqu'à ce qu'une instruction de synchronisation spéciale est délivrée. A la hausse, ce qui permet les deux caches pour être accessibles simultanément, ce qui peut souvent améliorer l'attitude performance.The à l'époque était que la conception du matériel est plus mature que la conception de compilateur c'était donc en lui-même aussi une raison pour mettre en ?uvre certaines parties de la fonctionnalité dans le matériel ou microcode plutôt que dans une mémoire limitée du compilateur (ou son code généré) seul. Après l'avènement du RISC, cette philosophie est devenu connu sous le nom de calcul rétroactif à jeu d'instructions complexe, ou la complexité CISC.An force importante encourageants ont été très limitées mémoires principales (de l'ordre de kilo-octets). Il était donc avantageux pour la densité des informations contenues dans les programmes d'ordinateur pour être élevée, conduisant à des fonctionnalités telles que hautement codées, des instructions de longueur variable, qui font le chargement des données ainsi que le calcul (comme mentionné ci-dessus). Ces questions ont une priorité plus élevée que la facilité de décodage instructions.An telle raison tout aussi importante était que les souvenirs principales étaient assez lent (un type commun était la mémoire noyau de ferrite), en utilisant des informations d'emballage dense, on pourrait réduire la fréquence avec laquelle le processeur devait accéder à cette ressource lente. Les ordinateurs modernes sont confrontés aux mêmes facteurs limitants: mémoires principales sont lents par rapport à la CPU et les mémoires caches rapides employées pour surmonter ce sont de taille limitée. Cela peut expliquer en partie pourquoi les jeux d'instructions très codés ont prouvé pour être aussi utiles que des conceptions RISC modernes computers.As mentionné ailleurs, la mémoire centrale avait depuis longtemps été plus lente que les modèles de CPU nombreux. L'avènement de mémoire à semiconducteurs réduire cet écart, mais il était encore évident que d'autres registres (et plus tard des caches) permettrait des fréquences plus élevées fonctionnement de la CPU. Registres supplémentaires nécessiterait d'importantes zones de puces ou d'un conseil qui, à l'époque (1975), pourrait être mis à disposition si la complexité de la logique du processeur était reduced.Yet une autre impulsion de modèles à la fois RISC et d'autres venus de mesures concrètes sur le monde réel des programmes . Andrew Tanenbaum résumer un grand nombre d'entre elles, ce qui démontre que les processeurs ont souvent surdimensionnés immediates. Par exemple, il a montré que 98% de toutes les constantes dans un programme cadrerait 13 bits, mais de nombreux designs de CPU dédié 16 ou 32 bits pour les stocker. Ceci suggère que, pour réduire le nombre d'accès mémoire, une machine de longueur fixe peut stocker des constantes dans les bits inutilisés du mot d'instruction lui-même, afin qu'ils puissent être immédiatement prêt quand le CPU a besoin d'eux (un peu comme adressage immédiat dans une conception classique) . Cette opcodes nécessaires petites afin de laisser la place à une constante de taille raisonnable dans un numéro 32-bit instruction plus word.One est que certaines instructions complexes sont difficiles à redémarrer, par exemple, suite à une faute de page. Dans certains cas, le redémarrage depuis le début fonctionnera (même si inutile), mais dans de nombreux cas, cela donnerait des résultats erronés. Ainsi, la machine doit avoir une certaine état caché de se rappeler quelles sont les parties ont vécu et ce qui reste à faire. Avec une machine de chargement / stockage, le compteur de programme est suffisant pour décrire l'état des processeurs machine.Some ont été spécifiquement conçus pour avoir un très petit ensemble d'instructions - mais ces modèles sont très différents des modèles classiques RISC, de sorte qu'ils ont été donné d'autres noms tels que ordinateur à jeu d'instructions minime (MISC), ou le transport déclenché architecture (TTA), etc.Despite nombreux succès, RISC a fait une percée dans quelques PC de bureau et serveurs marchés des produits de base, où la plate-forme x86 d'Intel reste l'architecture du processeur dominante . Il ya trois raisons principales à cela:

Edimax PS-1206PWG Serveur d'impression sans fil Port USB 2.0

Edimax PS-1206PWG Serveur d'impression sans fil Port USB 2.0

HP A-MSR20-10 Routeur commutateur 4 ports Ordinateur de bureau

HP A-MSR20-10 Routeur commutateur 4 ports Ordinateur de bureau

Memup Q-One Disque dur réseau Wifi Ethernet USB 2 To

Memup Q-One Disque dur réseau Wifi Ethernet USB 2 To

Elgato Tivizen Récepteur TV mobile TNT pour IPad/IPhone/IPod Touch/Mac/PC USB 2.0

Elgato Tivizen Récepteur TV mobile TNT pour IPad/IPhone/IPod Touch/Mac/PC USB 2.0

SEH M04420

SEH M04420

SEH M04430

SEH M04430

HP A-MSR20-20 Routeur Ordinateur de bureau

HP A-MSR20-20 Routeur Ordinateur de bureau

HP A-MSR30-16 Routeur Montable sur rack

HP A-MSR30-16 Routeur Montable sur rack

HP A-MSR30-40 Routeur Gigabit Ethernet Montable sur rack

HP A-MSR30-40 Routeur Gigabit Ethernet Montable sur rack

SEH M04145

SEH M04145

Tags: processor risc processeur risc et cisc processeur risc wiki processeur risc wikipedia processeur risc & cisc processeur risc 32 bits processeur risc vhdl processeur risc pdf processeur risc dlx architecture processeur risc cisc